후면전력공급 BSPDN

삼성이 상용화 직전이라고 발표한 반도체 초미세공정 게임 체인저인 '후면전력공급(BSPDN)' 기술에 대해 소개합니다. BSPDN은 칩의 뒷면을 통해 전력을 공급하여 전력 분포를 개선하고 열 관리를 효율적으로 할 수 있는 혁신적인 기술입니다. 기존의 전면 전력 공급 방식(FSPDN)과 비교하여, BSPDN은 성능과 전력 효율성을 크게 향상시킬 수 있습니다. 또한, 이 기술은 3D-SOC 설계에서 중요한 역할을 할 수 있으며, 고성능 컴퓨팅, 서버, 대용량 데이터 센터와 같은 분야에서 중요한 기술로 간주됩니다. 인텔은 이 기술을 '파워비아'라고 명명하고, 차세대 코어 프로세서인 '메테오레이크'에 적용할 계획입니다.

6%

면적·성능 개선

10~30%

전력 효율 개선

인텔 2024

BSPDN 첫 양산

TSMC 2026

A16 노드 도입

한눈에 보기 (TL;DR)

  1. BSPDN(후면 전력 공급)은 반도체 칩의 전력 공급선을 칩 앞면이 아닌 뒷면으로 옮기는 기술이다.
  2. 면적 6%, 성능 6%, 전력 효율 10~30% 개선 효과로 2nm 이하 첨단 공정의 핵심 기술이 됐다.
  3. 인텔이 2024년 18A 공정 양산으로 첫 도입했고, TSMC는 2026년 A16, 삼성은 2027년 1.4nm 노드에서 채택 예정이다.
  4. 기술적 도전은 웨이퍼를 수십 마이크론으로 얇게 연마하면서 TSV 정밀도와 발열 관리·수율을 유지하는 것이다.

Key Facts — 후면 전력 공급(BSPDN)

항목내용
정의전력 공급선을 칩 뒷면(웨이퍼 후면)으로 이동
주요 효과면적 6%↓, 성능 6%↑, 전력 효율 10~30%↑
핵심 기술웨이퍼 양면 가공, TSV(관통 실리콘 비아)
인텔 (PowerVia)Intel 18A 2024-09 양산 시작
TSMC (Super Power Rail)A16 2nm 2026 양산
삼성 1.4nm2027 양산 목표
기술 트리오EUV + GAA + BSPDN

출처: 인텔 Investor Webinar 2024, TSMC IEDM 2023, imec ITF World 2024

핵심 인사이트

BSPDN의 진짜 의미는 ‘미세화의 새 차원이 열렸다’는 점이다. 50년간 반도체는 평면 위에서만 미세화를 진행했지만 — BSPDN으로 양면 구조가 본격화되면 3D 스택과 결합해 미세화의 한계를 한 번 더 늦출 수 있다. EUV·GAA와 함께 2nm 이하 시대를 가능하게 하는 3대 기술 중 하나다.

후면 전력 공급(BSPDN) — 반도체의 ‘뒷면’에서 일어나는 혁명

후면 전력 공급(Backside Power Delivery Network, BSPDN)은 반도체 칩의 전기 공급선을 칩 앞면이 아닌 뒷면(웨이퍼 후면)으로 옮기는 기술입니다. 50년간 반도체는 모든 회로와 전력선을 같은 면에 만들었지만 — 2024~2025년부터 인텔·TSMC가 처음으로 전력선을 뒷면으로 분리하는 BSPDN을 본격 양산에 도입합니다. 결과적으로 칩이 더 작고, 더 빠르고, 더 전력 효율적이 됩니다.

왜 필요한가

최첨단 공정(2nm 이하)에서는 — 트랜지스터(논리 회로)와 전력선이 같은 면에 너무 빽빽하게 모여 ① 전력선이 신호 회로를 방해하고 ② 전력 전달 효율이 떨어지며 ③ 추가 미세화가 어려워집니다. 전력선을 뒷면으로 옮기면 앞면을 신호 회로에만 쓸 수 있어 — 면적 절감 약 6%, 성능 6%, 전력 효율 10~30% 개선이 가능합니다.

어떻게 만드나

  • 웨이퍼 양면 가공: 앞면 트랜지스터 제작 후 웨이퍼를 뒤집어 뒷면을 정밀 연마.
  • TSV(Through-Silicon Via) 연결: 실리콘을 관통하는 미세 전기 통로로 앞면-뒷면을 연결.
  • 뒷면 전력선 형성: 뒷면에 두꺼운 구리 배선을 만들어 전력 손실 최소화.

주요 회사별 진행 상황

  • 인텔 (PowerVia, 2024): Intel 20A/18A 공정부터 BSPDN 첫 양산 도입 — 업계 최초.
  • TSMC (Super Power Rail, 2026 예정): 2nm A16 노드부터 도입 예정.
  • 삼성전자 (2027 예정): 1.4nm 공정부터 BSPDN 통합 발표.
  • imec (벨기에): 글로벌 반도체 연구 컨소시엄, BSPDN 기초 기술 R&D를 주도.

기술적 도전 — 왜 어려운가

  • 웨이퍼 얇게 연마: 300mm 웨이퍼를 수십 마이크론으로 연마하면서도 균일성 유지.
  • TSV 정밀도: 직경 100nm 이하의 관통구를 깊이 100배 이상으로 정밀 식각.
  • 발열 관리: 양면 가공으로 발열 경로가 복잡해져 쿨링 설계 재검토 필요.
  • 수율: 새 공정 단계가 추가돼 초기 수율이 낮을 가능성.

최신 동향 (2024-2025)

  • 인텔 18A BSPDN 첫 출시(2024-09 양산 시작): ‘Panther Lake’ CPU 2025년 출시 예정. AMD·MS·구글이 18A 파운드리 채용 발표.
  • TSMC A16 (2026 양산): 애플·NVIDIA 차세대 칩이 첫 고객 후보.
  • 삼성 1.4nm BSPDN: 2027년 양산 목표, 갤럭시 미래 모델 칩 적용 계획.
  • EUV·GAA·BSPDN 3대 기술: 2nm 이하 첨단 공정의 핵심 3축으로 자리 잡음.

자주 묻는 질문

인텔이 파운드리 후발주자 입장에서 차별화를 위해 적극 투자했기 때문입니다. 2021년 PowerVia 발표 후 2024년 18A 공정에 통합해 업계 최초 양산 도입에 성공했고, AMD·MS·구글이 18A 채용을 발표하며 파운드리 경쟁력 회복의 핵심 무기가 됐습니다.

EUV는 미세 패턴을 그리는 노광 기술, GAA(Gate-All-Around)는 트랜지스터 구조 혁신, BSPDN은 전력 공급 구조 혁신입니다. 세 기술은 서로 보완 관계로 — 2nm 이하 시대를 만드는 3대 기술로 함께 묶여 평가됩니다.

인텔 18A 첫 양산 제품은 2025년 ‘Panther Lake’ CPU와 ‘Clearwater Forest’ 서버 칩으로 출시 예정입니다. AMD·MS·구글의 차세대 AI 가속기도 18A 또는 2nm 노드 채택을 발표한 상태입니다.

AP(애플리케이션 프로세서)에 적용되면 전력 효율 10~30% 개선으로 배터리 사용 시간이 일정 부분 늘 수 있습니다. 다만 BSPDN이 모바일 칩에 본격 적용되는 시점은 TSMC A16(2026)·삼성 1.4nm(2027) 이후가 될 가능성이 큽니다.

삼성전자가 1.4nm 노드에서 BSPDN을 도입할 예정이며, SK하이닉스의 HBM 메모리에도 향후 BSPDN 적용 가능성이 거론됩니다. 일부 R&D는 글로벌 컨소시엄 imec과 협업으로 진행되고 있습니다.

최종 업데이트: 2024-12 — 인텔 18A 2024-09 양산, TSMC A16 2026, 삼성 1.4nm 2027 일정 반영.